AiP74HCT73

The AiP74HC/HCT194 is a 4-bit bidirectional universal shift register.

The AiP74HC/HCT196 is a presettable decade and binary counter. Output Q0 is connected to input CP1(—) for BCD count. Output Q3 is connected to input CP0(—) for bi-quinary count. In the counting modes, state changes are initiated by the falling edge of the clock.

The AiP74HC/HCT196 is a presettable decade and binary counter. Output Q0 is connected to input CP1(—) for BCD count. Output Q3 is connected to input CP0(—) for bi-quinary count. In the counting modes, state changes are initiated by the falling edge of the clock.

The AiP74HC/HCT240 is an 8-bit inverting buffer/line driver with 3-state outputs. The device can be used as two 4-bit buffers or one 8-bit buffer. The device features two output enables (1OE(—) and 2OE(—)), each controlling four of the 3-state outputs. A HIGH on nOE(—) causes the outputs to assume a high-impedance OFF-state. Inputs include clamp diodes that enable the use of current limiting resistors to interface inputs to voltages in excess of VCC

The AiP74HC/HCT240 is an 8-bit inverting buffer/line driver with 3-state outputs. The device can be used as two 4-bit buffers or one 8-bit buffer. The device features two output enables (1OE(—) and 2OE(—)), each controlling four of the 3-state outputs. A HIGH on nOE(—) causes the outputs to assume a high-impedance OFF-state. Inputs include clamp diodes that enable the use of current limiting resistors to interface inputs to voltages in excess of VCC.

The AiP74HC/HCT241 is an 8-bit buffer/line driver with 3-state outputs. The device can be used as two 4-bit buffers or one 8-bit buffer. The device features two output enables (1OE(—) and 2OE), each controlling four of the 3-state outputs. A HIGH on 1OE(—) or LOW on 2OE causes the associated outputs to assume a high-impedance OFF-state. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC. The AiP74HC/HCT241 device features reduced input threshold levels to allow interfacing to TTL logic levels.

The AiP74HC/HCT241 is an 8-bit buffer/line driver with 3-state outputs. The device can be used as two 4-bit buffers or one 8-bit buffer. The device features two output enables (1OE(—) and 2OE), each controlling four of the 3-state outputs. A HIGH on 1OE(—) or LOW on 2OE causes the associated outputs to assume a high-impedance OFF-state. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC. The AiP74HC/HCT241 device features reduced input threshold levels to allow interfacing to TTL logic levels.

The AiP74HC/HCT243 are quad bus transceivers featuring non-inverting 3-state bus compatible outputs in both send and receive directions. They are designed for 4-line asynchronous 2-way data communications between data buses. The output enable inputs (OE(—)A and OEB) can be used to isolate the buses.

The AiP74HC/HCT243 are quad bus transceivers featuring non-inverting 3-state bus compatible outputs in both send and receive directions. They are designed for 4-line asynchronous 2-way data communications between data buses. The output enable inputs (OE(—)A and OEB) can be used to isolate the buses.

The AiP74HC/HCT244 is an 8-bit buffer/line driver with 3-state outputs. The device can be used as two 4-bit buffers or one 8-bit buffer. The device features two output enables (1OE(—) and 2OE(—)), each controlling four of the 3-state outputs. A HIGH on nOE(—) causes the outputs to assume a high-impedance OFF-state. Inputs include clamp diodes that enable the use of current limiting resistors to interface inputs to voltages in excess of VCC.

The AiP74HC/HCT244 is an 8-bit buffer/line driver with 3-state outputs. The device can be used as two 4-bit buffers or one 8-bit buffer. The device features two output enables (1OE(—) and 2OE(—)), each controlling four of the 3-state outputs. A HIGH on nOE(—) causes the outputs to assume a high-impedance OFF-state. Inputs include clamp diodes that enable the use of current limiting resistors to interface inputs to voltages in excess of VCC.

AiP74HC245は、3ステート出力を備えた8ビットトランシーバです。このデバイスは、出力イネーブル（OE — ）と送受信方向制御用のDIR（DIR）を備えています。OE — がHIGHになると、出力は高インピーダンスのOFF状態になります。入力にはクランプダイオードが内蔵されており、これにより、VCCを超える電圧への入力インターフェースに電流制限抵抗を使用することができます。

The AiP74HC/HCT247 feature active-low outputs designed for driving common-anode LEDs or incandescent indicators directly. Display patterns for BCD input counts above 9 are unique symbols to authenticate input conditions.

AiP74HCT245は、3ステート出力を備えた8ビットトランシーバです。このデバイスは、出力イネーブル（OE — ）と方向制御用の送受信（DIR）を備えています。

The AiP74HC/HCT248 feature active-low outputs designed for driving common-cathode LEDs or incandescent indicators directly. Display patterns for BCD input counts above 9 are unique symbols to authenticate input conditions.

AiP74HC138は、3つのバイナリ重み付けアドレス入力（A0、A1、A2）を8つの相互に排他的な出力（Y(—)0から Y(—)7）。

The AiP74HC/HCT251 is an 8-bit multiplexer with eight binary inputs (I0 to I7), three select inputs (S0 to S2) and an output enable input (OE(—)). The select inputs select one of the eight binary inputs and route it to the complementary outputs (Y and Y(—)). A HIGH on OE(—) causes the outputs to assume a high-impedance OFF-state. Inputs include clamp diodes that enable the use of current limiting resistors to interface inputs to voltages in excess of VCC.

AiP74HCT138は、3つのバイナリ重み付けアドレス入力（A0、A1、A2）を8つの相互に排他的な出力（Y(—)0から Y(—)7）。

The AiP74HC/HCT251 is an 8-bit multiplexer with eight binary inputs (I0 to I7), three select inputs (S0 to S2) and an output enable input (OE(—)). The select inputs select one of the eight binary inputs and route it to the complementary outputs (Y and Y(—)). A HIGH on OE(—) causes the outputs to assume a high-impedance OFF-state. Inputs include clamp diodes that enable the use of current limiting resistors to interface inputs to voltages in excess of VCC.

AiP74HCT597は入力フリップフロップを備えた8ビットシフトレジスタです。

The AiP74HC/HCT259 is an 8-bit addressable latch. The device features four modes of operation. In the addressable latch mode, data on the D input is written into the latch addressed by the inputs A0 to A3. The addressed latch will follow the data input, non-addressed latches will retain their previous states. In memory mode, all latches retain their previous states and are unaffected by the data or address inputs. In the 3-to-8 decoding or demultiplexing mode, the addressed output follows the D input and all other outputs are LOW. In the reset mode, all outputs are forced LOW and unaffected by the data or address inputs. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

AiP74HCT597は入力フリップフロップを備えた8ビットシフトレジスタです。

The AiP74HC/HCT259 is an 8-bit addressable latch. The device features four modes of operation. In the addressable latch mode, data on the D input is written into the latch addressed by the inputs A0 to A3. The addressed latch will follow the data input, non-addressed latches will retain their previous states. In memory mode, all latches retain their previous states and are unaffected by the data or address inputs. In the 3-to-8 decoding or demultiplexing mode, the addressed output follows the D input and all other outputs are LOW. In the reset mode, all outputs are forced LOW and unaffected by the data or address inputs. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

AiP74HCはクワッド2入力NORゲートです。入力にはクランプダイオードが含まれています。

The AiP74HC/HCT266 contains four independent 2-input XNOR Gates with open-drain outputs

AiP74HCT02は、クワッド2入力NORゲートです。入力にはクランプダイオードが含まれています。

The AiP74HC/HCT266 contains four independent 2-input XNOR Gates with open-drain outputs

その AiP74HC166 は、8 ビットのシリアルまたはパラレル入力/シリアル出力シフト レジスタです。

The AiP74HC/HCT273 is an octal positive-edge triggered D-type flip-flop. The device features clock (CP) and master reset (MR(—)) inputs. The outputs Qn will assume the state of their corresponding Dn inputs that meet the set-up and hold time requirements on the LOW-to-HIGH clock (CP) transition. A LOW on MR(—) forces the outputs LOW independently of clock and data inputs. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

その AiPHCT166 は、8 ビットのシリアルまたはパラレル入力/シリアル出力シフト レジスタです。

The AiP74HC/HCT273 is an octal positive-edge triggered D-type flip-flop. The device features clock (CP) and master reset (MR(—)) inputs. The outputs Qn will assume the state of their corresponding Dn inputs that meet the set-up and hold time requirements on the LOW-to-HIGH clock (CP) transition. A LOW on MR(—) forces the outputs LOW independently of clock and data inputs. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

その AiP74HCT123は高速SiゲートCMOSデバイスであり、ピン互換である。 低電力ショットキーTTL (LSTTL) を使用。

The AiP74HC/HCT279 is a quad RS latches

その AiP74HC123は高速SiゲートCMOSデバイスであり、ピン互換である。 低電力ショットキーTTL (LSTTL) を使用。

The AiP74HC/HCT279 is a quad RS latches

AiP74HC125は、出力イネーブル入力（n）によって制御される3ステート出力を備えたクワッドバッファ/ラインドライバです。OE(—)）。

The AiP74HC/HCT280 is a 9-bit parity generator or checker. Both even and odd parity outputs are available. The even parity output (PE) is HIGH when an even number of data inputs (I0 to I8) is HIGH. The odd parity output (PO) is HIGH when an odd number of data inputs are HIGH. Expansion to larger word sizes is accomplished by tying the even outputs (PE) of up to nine parallel devices to the final stage data inputs. Inputs include clamp diodes. It enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

AiP74HCT125は、出力イネーブル入力（n）によって制御される3ステート出力を備えたクワッドバッファ/ラインドライバです。OE(—)）。

The AiP74HC/HCT280 is a 9-bit parity generator or checker. Both even and odd parity outputs are available. The even parity output (PE) is HIGH when an even number of data inputs (I0 to I8) is HIGH. The odd parity output (PO) is HIGH when an odd number of data inputs are HIGH. Expansion to larger word sizes is accomplished by tying the even outputs (PE) of up to nine parallel devices to the final stage data inputs. Inputs include clamp diodes. It enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

AiP74HC390 は、4 つの別々にクロックされるセクションに分割されたデュアル 4 ビット 10 進リップル カウンターです。

The AiP74HC/HCT283 adds two 4-bit binary words (An plus Bn) plus the incoming carry (CIN). The binary sum appears on the sum outputs (S1 to S4) and the out-going carry (COUT) according to the equation: CIN+(A1+B1)+2(A2+B2)+4(A3+B3)+8(A4+B4)==S1+2S2+4S3+8S4+16COUT Where (+) = plus. Due to the symmetry of the binary add function, the AiP74HC/HCT283 can be used with either all active HIGH operands (positive logic) or all active LOW operands (negative logic). In case of all active LOW operands the results S1 to S4 and COUT should be interpreted also as active LOW. With active HIGH inputs, CIN must be held LOW when no carry in is intended. Interchanging inputs of equal weight does not affect the operation, thus CIN, A1, B1 can be assigned arbitrarily to pins 5, 6, 7, etc.

AiP74HCT390 は、4 つの別々にクロックされるセクションに分割されたデュアル 4 ビット 10 進リップル カウンターです。

The AiP74HC/HCT283 adds two 4-bit binary words (An plus Bn) plus the incoming carry (CIN). The binary sum appears on the sum outputs (S1 to S4) and the out-going carry (COUT) according to the equation: CIN+(A1+B1)+2(A2+B2)+4(A3+B3)+8(A4+B4)==S1+2S2+4S3+8S4+16COUT Where (+) = plus. Due to the symmetry of the binary add function, the AiP74HC/HCT283 can be used with either all active HIGH operands (positive logic) or all active LOW operands (negative logic). In case of all active LOW operands the results S1 to S4 and COUT should be interpreted also as active LOW. With active HIGH inputs, CIN must be held LOW when no carry in is intended. Interchanging inputs of equal weight does not affect the operation, thus CIN, A1, B1 can be assigned arbitrarily to pins 5, 6, 7, etc.

AiP74HC157 は、共通のデータ選択入力 (S) の制御下で 2 つのソースから 4 ビットのデータを選択する 4 入力マルチプレクサです。

The AiP74HC/HCT365 is a hex buffer/line driver with 3-state outputs controlled by the output enable inputs (OE(—)n). A HIGH on OE(—)n causes the outputs to assume a high impedance OFF-state. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

AiP74HCT157 は、共通のデータ選択入力 (S) の制御下で 2 つのソースから 4 ビットのデータを選択する 4 入力マルチプレクサです。

The AiP74HC/HCT365 is a hex buffer/line driver with 3-state outputs controlled by the output enable inputs (OE(—)n). A HIGH on OE(—)n causes the outputs to assume a high impedance OFF-state. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

AiP74HC164 は、8 ビットのシリアル入力/パラレル出力シフト レジスタです。 e AiP74HC/HCT164は、8ビットのシリアル入力/パラレル出力シフトレジスタです。このデバイスは2つのシリアルデータを備えています。AiP74HC/HCT164は、8ビットのシリアル入力/パラレル出力シフトレジスタです。このデバイスは2つのシリアルデータを備えています。入力 (DSA および DSB)、8 つのパラレル データ出力 (Q0 ～ Q7)。 入力 (DSA および DSB)、8 つのパラレル データ出力 (Q0 ～ Q7)。

The AiP74HC/HCT366 is a hex inverting buffer/line driver with 3-state outputs controlled by the output enable inputs (OE(—)n). A HIGH on OE(—)n causes the outputs to assume a high impedance OFF-state. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

AiP74HCT164 は、8 ビットのシリアル入力/パラレル出力シフト レジスタです。

The AiP74HC/HCT366 is a hex inverting buffer/line driver with 3-state outputs controlled by the output enable inputs (OE(—)n). A HIGH on OE(—)n causes the outputs to assume a high impedance OFF-state. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

AiP74HC48 は、共通アノード LED または白熱インジケータを直接駆動するために設計されたアクティブ ロー出力を備えています。

The AiP74HC/HCT367 is a hex buffer/line driver with 3-state outputs controlled by the output enable inputs (nOE(—)). A HIGH on nOE(—) causes the outputs to assume a high impedance OFF-state. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

The AiP74HC/HCT367 is a hex buffer/line driver with 3-state outputs controlled by the output enable inputs (nOE(—)). A HIGH on nOE(—) causes the outputs to assume a high impedance OFF-state. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

AiP74HC/HCT237 は、3 つのアドレス入力 (An) にラッチを備えた 3 対 8 ライン デコーダー、デマルチプレクサーです。

The AiP74HC/HCT373 is an octal D-type transparent latch with 3-state outputs. The device features latch enable (LE) and output enable (OE(—)) inputs. When LE is HIGH, data at the inputs enter the latches. In this condition the latches are transparent, a latch output will change each time its corresponding D-input changes. When LE is LOW the latches store the information that was present at the inputs a set-up time preceding the HIGH-to-LOW transition of LE. A HIGH on OE(—) causes the outputs to assume a high-impedance OFF-state. Operation of the OE(—) input does not affect the state of the latches. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

AiP74HCT237 は、3 つのアドレス入力 (An) にラッチを備えた 3 対 8 ライン デコーダー、デマルチプレクサーです。

The AiP74HC/HCT373 is an octal D-type transparent latch with 3-state outputs. The device features latch enable (LE) and output enable (OE(—)) inputs. When LE is HIGH, data at the inputs enter the latches. In this condition the latches are transparent, a latch output will change each time its corresponding D-input changes. When LE is LOW the latches store the information that was present at the inputs a set-up time preceding the HIGH-to-LOW transition of LE. A HIGH on OE(—) causes the outputs to assume a high-impedance OFF-state. Operation of the OE(—) input does not affect the state of the latches. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

AiP74HC/HCT238 は、3 つのバイナリ加重アドレス入力 (A0、A1、A2) を 8 つの相互排他的出力 (Y0 ～ Y7) にデコードします。

The AiP74HC/HCT374 is an octal positive-edge triggered D-type flip-flop with 3-state outputs. The device features a clock (CP) and output enable (OE(—)) inputs. The flip-flops will store the state of their individual D-inputs that meet the set-up and hold time requirements on the LOW-to-HIGH clock (CP) transition. A HIGH on OE(—) causes the outputs to assume a high-impedance OFF-state. Operation of the OE(—) input does not affect the state of the flip-flops. Inputs also include clamp diodes, this enables the use of current limiting resistors to interface inputs to voltages in excess of VCC. The AiP74HCT374 features reduced input threshold levels to allow interfacing to TTL logic levels.

AiP74HC/HCT238 は、3 つのバイナリ加重アドレス入力 (A0、A1、A2) を 8 つの相互排他的出力 (Y0 ～ Y7) にデコードします。

The AiP74HC/HCT374 is an octal positive-edge triggered D-type flip-flop with 3-state outputs. The device features a clock (CP) and output enable (OE(—)) inputs. The flip-flops will store the state of their individual D-inputs that meet the set-up and hold time requirements on the LOW-to-HIGH clock (CP) transition. A HIGH on OE(—) causes the outputs to assume a high-impedance OFF-state. Operation of the OE(—) input does not affect the state of the flip-flops. Inputs also include clamp diodes, this enables the use of current limiting resistors to interface inputs to voltages in excess of VCC. The AiP74HCT374 features reduced input threshold levels to allow interfacing to TTL logic levels.

AiP74HC257 は、3 ステート出力を備えた 4 つの 2 入力マルチプレクサです。

The AiP74HC/HCT393 is a dual 4-stage binary ripple counter.

AiP74HC/HCT257 は、3 ステート出力を備えた 4 つの 2 入力マルチプレクサです。

The AiP74HC/HCT393 is a dual 4-stage binary ripple counter.

The AiP74HC/HCT540 is an 8-bit inverting buffer/line driver with 3-state outputs. The device features two output enables (OE(—)1 and OE(—)2). A HIGH on OE(—)n causes the outputs to assume a high-impedance OFF-state. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

The AiP74HC/HCT540 is an 8-bit inverting buffer/line driver with 3-state outputs. The device features two output enables (OE(—)1 and OE(—)2). A HIGH on OE(—)n causes the outputs to assume a high-impedance OFF-state. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

The AiP74HC/HCT541 is an octal non-inverting buffer/line driver with 3-state outputs. The device features two output enables (OE(—)1 and OE(—)2). A HIGH on OE(—)n causes the outputs to assume a high-impedance OFF-state. Inputs include clamp diodes that enable the use of current limiting resistors to interface inputs to voltages in excess of VCC.

The AiP74HC/HCT541 is an octal non-inverting buffer/line driver with 3-state outputs. The device features two output enables (OE(—)1 and OE(—)2). A HIGH on OE(—)n causes the outputs to assume a high-impedance OFF-state. Inputs include clamp diodes that enable the use of current limiting resistors to interface inputs to voltages in excess of VCC.

The AiP74HC/HCT563 is an 8-bit D-type transparent latch with 3-state inverting outputs. The device features latch enable (LE) and output enable (OE(—)) inputs. When LE is HIGH, data at the inputs enter the latches. In this condition the latches are transparent, a latch output will change each time its corresponding D-input changes. When LE is LOW the latches store the information that was present at the inputs a set-up time preceding the HIGH-to-LOW transition of LE. A HIGH on OE(—) causes the outputs to assume a high-impedance OFF-state. Operation of the OE(—) input does not affect the state of the latches. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

The AiP74HC/HCT563 is an 8-bit D-type transparent latch with 3-state inverting outputs. The device features latch enable (LE) and output enable (OE(—)) inputs. When LE is HIGH, data at the inputs enter the latches. In this condition the latches are transparent, a latch output will change each time its corresponding D-input changes. When LE is LOW the latches store the information that was present at the inputs a set-up time preceding the HIGH-to-LOW transition of LE. A HIGH on OE(—) causes the outputs to assume a high-impedance OFF-state. Operation of the OE(—) input does not affect the state of the latches. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

The AiP74HC/HCT573 is an 8-bit D-type transparent latch with 3-state outputs. The device features latch enable (LE) and output enable (OE(—)) inputs. When LE is HIGH, data at the inputs enter the latches. In this condition the latches are transparent, a latch output will change each time its corresponding D-input changes. When LE is LOW the latches store the information that was present at the inputs a set-up time preceding the HIGH-to-LOW transition of LE. A HIGH on OE(—) causes the outputs to assume a high-impedance OFF-state. Operation of the OE(—) input does not affect the state of the latches. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

The AiP74HC/HCT573 is an 8-bit D-type transparent latch with 3-state outputs. The device features latch enable (LE) and output enable (OE(—)) inputs. When LE is HIGH, data at the inputs enter the latches. In this condition the latches are transparent, a latch output will change each time its corresponding D-input changes. When LE is LOW the latches store the information that was present at the inputs a set-up time preceding the HIGH-to-LOW transition of LE. A HIGH on OE(—) causes the outputs to assume a high-impedance OFF-state. Operation of the OE(—) input does not affect the state of the latches. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

The AiP74HC/HCT574 is an octal positive-edge triggered D-type flip-flop with 3-state outputs. The device features a clock (CP) and output enable (OE(—)) inputs. A HIGH on OE(—) causes the outputs to assume a high-impedance OFF-state. Operation of the OE(—) input does not affect the state of the flip-flops.

The AiP74HC/HCT574 is an octal positive-edge triggered D-type flip-flop with 3-state outputs. The device features a clock (CP) and output enable (OE(—)) inputs. A HIGH on OE(—) causes the outputs to assume a high-impedance OFF-state. Operation of the OE(—) input does not affect the state of the flip-flops.

The AiP74HC589 device consists of an 8−bit storage latch which feeds parallel data to an 8−bit shift register.Inputs include clamp diodes. It enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

The 74HC594/74HCT594 is an 8-bit serial-in/serial or parallel-out shift register with a storage register.

The AiP74HC/HCT595 is an 8-bit serial-in/serial or parallel-out shift register with a storage register and 3-state outputs. Both the shift and storage register have separate clocks. The device features a serial input (DS) and a serial output (Q7S) to enable cascading and an asynchronous reset MR(—) input. A LOW on MR(—) will reset the shift register. Data is shifted on the LOW-to-HIGH transitions of the SHCP input. The data in the shift register is transferred to the storage register on a LOW-to-HIGH transition of the STCP input. If both clocks are connected together, the shift register will always be one clock pulse ahead of the storage register. Data in the storage register appears at the output whenever the output enable input (OE(—)) is LOW. A HIGH on OE(—) causes the outputs to assume a high-impedance OFF-state. Operation of the OE(—) input does not affect the state of the registers. Inputs include clamp diodes. This enables the use of current limiting resistors to interface inputs to voltages in excess of VCC.

AiP74HC1G126およびAiP74HCT1G126は、3ステート出力を備えた非反転バッファ/ラインドライバです。.

AiP74HC/HCT00は、クワッド2入力NANDゲートです。入力にはクランプダイオードが内蔵されており、電流制限抵抗を使用することで、VCCを超える電圧を入力に接続できます。

AiP74HC/HCT00は、クワッド2入力NANDゲートです。入力にはクランプダイオードが内蔵されており、電流制限抵抗を使用することで、VCCを超える電圧を入力に接続できます。

AiP74HC/HCT01 には、オープンドレイン出力を備えた 4 つの独立した 2 入力 NAND ゲートが含まれています。

AiP74HC/HCT01 には、オープンドレイン出力を備えた 4 つの独立した 2 入力 NAND ゲートが含まれています。

AiP74HC/HCT03は、オープンドレイン出力を備えたクワッド2入力NANDゲートです。入力にはクランプダイオードが内蔵されており、電流制限抵抗を使用することで、VCCを超える電圧を入力に接続できます。

AiP74HC/HCT03は、オープンドレイン出力を備えたクワッド2入力NANDゲートです。入力にはクランプダイオードが内蔵されており、電流制限抵抗を使用することで、VCCを超える電圧を入力に接続できます。

AiP74HC/HCT04は6回路インバータです。入力にはクランプダイオードが内蔵されており、電流制限抵抗を使用してVCCを超える電圧を入力に接続できます。

AiP74HC/HCT04は6回路インバータです。入力にはクランプダイオードが内蔵されており、電流制限抵抗を使用してVCCを超える電圧を入力に接続できます。

AiP74HC/HCT05には6つのインバータが搭載されています。AiP74HC/HCT05の出力はオープンドレインで、他のオープンドレイン出力に接続することで、アクティブLOWのワイヤードORまたはアクティブHIGHのワイヤードAND機能を実現できます。オープンドレイン出力を正しく動作させるには、プルアップ抵抗が必要です。

AiP74HC/HCT05には6つのインバータが搭載されています。AiP74HC/HCT05の出力はオープンドレインで、他のオープンドレイン出力に接続することで、アクティブLOWのワイヤードORまたはアクティブHIGHのワイヤードAND機能を実現できます。オープンドレイン出力を正しく動作させるには、プルアップ抵抗が必要です。

AiP74HC/HCT06には6つのインバータが搭載されています。AiP74HC/HCT06の出力はオープンドレインです。オープンドレイン出力を正しく動作させるには、プルアップ抵抗が必要です。

AiP74HC/HCT07には6つのバッファが搭載されています。AiP74HC/HCT07の出力はオープンドレインで、他のオープンドレイン出力に接続することで、アクティブLOWのワイヤードORまたはアクティブHIGHのワイヤードAND機能を実現できます。オープンドレイン出力を正しく動作させるには、プルアップ抵抗が必要です。

AiP74HC/HCT07には6つのバッファが搭載されています。AiP74HC/HCT07の出力はオープンドレインで、他のオープンドレイン出力に接続することで、アクティブLOWのワイヤードORまたはアクティブHIGHのワイヤードAND機能を実現できます。オープンドレイン出力を正しく動作させるには、プルアップ抵抗が必要です。

AiP74HC/HCT08は、クワッド2入力ANDゲートです。入力にはクランプダイオードが内蔵されており、電流制限抵抗を使用してVCCを超える電圧を入力に接続できます。

AiP74HC/HCT08は、クワッド2入力ANDゲートです。入力にはクランプダイオードが内蔵されており、電流制限抵抗を使用してVCCを超える電圧を入力に接続できます。

AiP74HC/HCT10は、トリプル3入力NANDゲートです。入力にはクランプダイオードが内蔵されており、電流制限抵抗を使用することで、VCCを超える電圧を入力に接続できます。

AiP74HC/HCT10は、トリプル3入力NANDゲートです。入力にはクランプダイオードが内蔵されており、電流制限抵抗を使用することで、VCCを超える電圧を入力に接続できます。

AiP74HC/HCT11は、3入力のトリプルANDゲートです。入力にはクランプダイオードが内蔵されており、電流制限抵抗を用いてVCCを超える電圧を入力に供給することが可能です。入力レベル：AiP74HC11の場合: CMOSレベルAiP74HCT11の場合: TTLレベル  -40℃～+125℃の範囲で指定  パッケージ情報: DIP14/SOP14/TSSOP14

AiP74HC/HCT11は、トリプル3入力ANDゲートです。入力にはクランプダイオードが内蔵されており、電流制限抵抗を使用することで、VCCを超える電圧を入力に供給できます。

AiP74HC/HCT13 は、シュミット トリガ入力を備えた 2 つの 4 入力 NAND ゲートを備えています。

AiP74HC/HCT13 は、シュミット トリガ入力を備えた 2 つの 4 入力 NAND ゲートを備えています。

AiP74HC/HCT14は、シュミットトリガ入力を備えたヘキサインバータです。入力閾値レベルを低く抑えることで、TTLロジックレベルへのインターフェースが可能です。入力にはクランプダイオードが内蔵されており、電流制限抵抗を用いてVCCを超える電圧へのインターフェースが可能です。シュミットトリガ入力は、ゆっくりと変化する入力信号を、ジッタのない明確な出力信号に変換します。

AiP74HC/HCT14は、シュミットトリガ入力を備えたヘキサインバータです。入力閾値レベルを低く抑えることで、TTLロジックレベルへのインターフェースが可能です。入力にはクランプダイオードが内蔵されており、電流制限抵抗を用いてVCCを超える電圧へのインターフェースが可能です。シュミットトリガ入力は、ゆっくりと変化する入力信号を、ジッタのない明確な出力信号に変換します。

AiP74HC/HCT20はデュアル4入力NANDゲートです。入力にはクランプダイオードが内蔵されており、電流制限抵抗を使用してVCCを超える電圧を入力に接続できます。

AiP74HC/HCT20はデュアル4入力NANDゲートです。入力にはクランプダイオードが内蔵されており、電流制限抵抗を使用してVCCを超える電圧を入力に接続できます。

AiP74HC/HCT21は4入力AND機能を提供します。入力にはクランプダイオードが内蔵されており、電流制限抵抗を使用してVCCを超える電圧を入力に接続できます。

AiP74HC/HCT21は4入力AND機能を提供します。入力にはクランプダイオードが内蔵されており、電流制限抵抗を使用してVCCを超える電圧を入力に接続できます。

AiP74HC/HCT27は、3入力のトリプルNORゲートです。入力にはクランプダイオードが内蔵されており、電流制限抵抗を使用してVCCを超える電圧を入力に接続できます。

AiP74HC/HCT27は、3入力のトリプルNORゲートです。入力にはクランプダイオードが内蔵されており、電流制限抵抗を使用してVCCを超える電圧を入力に接続できます。

AiP74HC/HCT30は8入力NANDゲートです。入力にはクランプダイオードが内蔵されており、電流制限抵抗を用いてVCCを超える電圧を入力に供給することが可能です。

AiP74HC/HCT30は8入力NANDゲートです。入力にはクランプダイオードが内蔵されており、電流制限抵抗を用いてVCCを超える電圧を入力に供給することが可能です。

AiP74HC/HCT32は、クワッド2入力ORゲートです。入力にはクランプダイオードが内蔵されており、電流制限抵抗を使用してVCCを超える電圧を入力に接続できます。

AiP74HC/HCT32は、クワッド2入力ORゲートです。入力にはクランプダイオードが内蔵されており、電流制限抵抗を使用してVCCを超える電圧を入力に接続できます。

AiP74HC/HCT42は、10進BCDから10進数へのデコーダです。4つのBCD入力（0A～3A）を受け取り、互いに排他的な10個の出力（0Y(—)～9Y(—)）を提供します。ロジック設計により、9を超えるバイナリコードが入力に適用された場合、すべての出力がHIGHになります。最上位入力（3A）は、デバイスを1/8デコーダとして使用する場合に便利なインヒビット機能を生成します。3A入力は、8出力デマルチプレクサアプリケーションのデータ入力としても使用できます。入力にはクランプダイオードが内蔵されているため、電流制限抵抗を使用して、VCCを超える電圧への入力インターフェースが可能です。

AiP74HC/HCT42は、10進BCDから10進数へのデコーダです。4つのBCD入力（0A～3A）を受け取り、互いに排他的な10個の出力（0Y(—)～9Y(—)）を提供します。ロジック設計により、9を超えるバイナリコードが入力に適用された場合、すべての出力がHIGHになります。最上位入力（3A）は、デバイスを1/8デコーダとして使用する場合に便利なインヒビット機能を生成します。3A入力は、8出力デマルチプレクサアプリケーションのデータ入力としても使用できます。入力にはクランプダイオードが内蔵されているため、電流制限抵抗を使用して、VCCを超える電圧への入力インターフェースが可能です。

AiP74HC/HCT47は、コモンアノードLEDまたは白熱灯を直接駆動するために設計されたアクティブロー出力を備えています。BCD入力カウントが9を超える場合の表示パターンは、入力状態を認証するための固有のシンボルです。

AiP74HC/HCT73 は、個別の J、K、クロック (nCP(—))、リセット (nR(—)) 入力と、補完的な Q および Q(—) 出力を備えたデュアルネガティブエッジトリガー JK タイプフリップフロップです。

AiP74HC/HCT73 は、個別の J、K、クロック (nCP(—))、リセット (nR(—)) 入力と、補完的な Q および Q(—) 出力を備えたデュアルネガティブエッジトリガー JK タイプフリップフロップです。

AiP74HC/HCT74は、正エッジトリガ型のデュアルD型フリップフロップです。データ（nD）、クロック（nCP）、セット（nS(—)D）、リセット（nR(—)D）の個別入力と、相補的なnQおよびnQ(—)出力を備えています。nD入力のデータは、クロックのLOWからHIGHへの遷移におけるセットアップ時間とホールド時間の要件を満たし、フリップフロップに格納され、nQ出力に出力されます。クロック入力のシュミットトリガ動作により、この回路は低速のクロック立ち上がり時間と立ち下がり時間にも高い耐性を備えています。入力にはクランプダイオードが内蔵されており、電流制限抵抗を使用してVCCを超える電圧を入力に接続できます。

AiP74HC/HCT74は、正エッジトリガ型のデュアルD型フリップフロップです。データ（nD）、クロック（nCP）、セット（nS(—)D）、リセット（nR(—)D）の個別入力と、相補的なnQおよびnQ(—)出力を備えています。nD入力のデータは、クロックのLOWからHIGHへの遷移におけるセットアップ時間とホールド時間の要件を満たし、フリップフロップに格納され、nQ出力に出力されます。クロック入力のシュミットトリガ動作により、この回路は低速のクロック立ち上がり時間と立ち下がり時間にも高い耐性を備えています。入力にはクランプダイオードが内蔵されているため、電流制限抵抗を使用してVCCを超える電圧を入力に接続できます。

AiP74HC/HCT76はデュアルJKフリップフロップ（プリセットとクリア付き）です。

AiP74HC/HCT76はデュアルJKフリップフロップ（プリセットとクリア付き）です。

AiP74HC/HCT85は、ほぼ任意の長さに拡張可能な4ビットのマグニチュードコンパレータです。2つの4ビットバイナリ、BCD、またはその他の単調コードを比較し、3つの可能なマグニチュード結果（QA>B、QA=B、QA）を出力します。B、IA=B、IAB、QA=B、QAを接続することでユニットをカスケード接続できます。

AiP74HC/HCT85は、ほぼ任意の長さに拡張可能な4ビットのマグニチュードコンパレータです。2つの4ビットバイナリ、BCD、またはその他の単調コードを比較し、3つの可能なマグニチュード結果（QA>B、QA=B、QA）を出力します。B、IA=B、IAB、QA=B、QAを接続することでユニットをカスケード接続できます。

AiP74HC/HCT86は、クワッド2入力排他的論理和ゲートです。入力にはクランプダイオードが内蔵されており、電流制限抵抗を用いてVCCを超える電圧を入力に供給することが可能です。

AiP74HC/HCT86は、クワッド2入力排他的論理和ゲートです。入力にはクランプダイオードが内蔵されており、電流制限抵抗を用いてVCCを超える電圧を入力に供給することが可能です。

AiP74HC/HCT86は、クワッド2入力排他的論理和ゲートです。入力にはクランプダイオードが内蔵されており、電流制限抵抗を用いてVCCを超える電圧を入力に供給することが可能です。

AiP74HC/HCT93 は 4 ビットのバイナリ リップル カウンターです。

AiP74HC/HCT93 は 4 ビットのバイナリ リップル カウンターです。

AiP74HC/HCT95 は 4 ビットのパラレル アクセス シフト レジスタです。

AiP74HC/HCT95 は 4 ビットのパラレル アクセス シフト レジスタです。

AiP74HC/HCT107 は、個別の J、K、クロック (nCP(—))、リセット (nR(—)) 入力と、補完的な Q および Q(—) 出力を備えたデュアルネガティブエッジトリガー JK タイプフリップフロップです。

AiP74HC/HCT107 は、個別の J、K、クロック (nCP(—))、リセット (nR(—)) 入力と、補完的な Q および Q(—) 出力を備えたデュアルネガティブエッジトリガー JK タイプフリップフロップです。

AiP74HC/HCT112 は、デュアルネガティブエッジトリガー JK フリップフロップです。

AiP74HC/HCT112 は、デュアルネガティブエッジトリガー JK フリップフロップです。

AiP74HC/HCT126は、出力イネーブル入力（nOE）によって制御される3ステート出力を備えたクワッドバッファ/ラインドライバです。nOEがLOWになると、出力は高インピーダンスのオフ状態になります。入力にはクランプダイオードが内蔵されており、これにより、VCCを超える電圧への入力インターフェースに電流制限抵抗を使用することができます。

AiP74HC/HCT126は、出力イネーブル入力（nOE）によって制御される3ステート出力を備えたクワッドバッファ/ラインドライバです。nOEがLOWになると、出力は高インピーダンスのオフ状態になります。入力にはクランプダイオードが内蔵されており、これにより、VCCを超える電圧への入力インターフェースに電流制限抵抗を使用することができます。

AiP74HC/HCT132は、シュミットトリガ入力を備えたクワッド2入力NANDゲートです。入力にはクランプダイオードが内蔵されており、電流制限抵抗を用いてVCCを超える電圧を入力に供給できます。シュミットトリガ入力は、ゆっくりと変化する入力信号を、ジッタのない明確な出力信号に変換します。

AiP74HC/HCT132は、シュミットトリガ入力を備えたクワッド2入力NANDゲートです。入力にはクランプダイオードが内蔵されており、電流制限抵抗を用いてVCCを超える電圧を入力に供給できます。シュミットトリガ入力は、ゆっくりと変化する入力信号を、ジッタのない明確な出力信号に変換します。

AiP74HC/HCT139は、2つのバイナリ重み付けアドレス入力（nA0、nA1）を4つの相互排他出力（nY(—)0～nY(—)3）にデコードします。各デコーダにはイネーブル入力（nE(—)）が備わっています。nE(—)がHIGHのとき、すべての出力はHIGHに強制されます。イネーブル入力は、1対4デマルチプレクサアプリケーションのデータ入力として使用できます。入力にはクランプダイオードが内蔵されているため、電流制限抵抗を使用してVCCを超える電圧への入力インターフェースが可能です。

AiP74HC/HCT139は、2つのバイナリ重み付けアドレス入力（nA0、nA1）を4つの相互排他出力（nY(—)0～nY(—)3）にデコードします。各デコーダにはイネーブル入力（nE(—)）が備わっています。nE(—)がHIGHのとき、すべての出力はHIGHに強制されます。イネーブル入力は、1対4のデマルチプレクサアプリケーションのデータ入力として使用できます。入力にはクランプダイオードが内蔵されているため、電流制限抵抗を使用してVCCを超える電圧への入力インターフェースが可能です。

AiP74HC/HCT145 は、BCD から 10 進数へのデコーダー/ドライバーです。

AiP74HC/HCT145 は、BCD から 10 進数へのデコーダー/ドライバーです。

AiP74HC/HCT147 9入力優先エンコーダは、9つのアクティブLOW入力からデータを受け取ります。これらのデバイスは、暗黙の 10 進数「ゼロ」を使用して、10 行から 4 行までの優先エンコード機能を提供します。9 つのデータ入力がすべて HIGH のときに「ゼロ」がエンコードされ、4 つの出力すべてが HIGH になります。

AiP74HC/HCT147 9入力優先エンコーダは、9つのアクティブLOW入力からデータを受け取ります。これらのデバイスは、暗黙の 10 進数「ゼロ」を使用して、10 行から 4 行までの優先エンコード機能を提供します。9 つのデータ入力がすべて HIGH のときに「ゼロ」がエンコードされ、4 つの出力すべてが HIGH になります。

AiP74HC/HCT148は、8本のデータラインを3ライン（4-2-1）のバイナリ（8進数）にエンコードします。カスケード回路（イネーブル入力EIとイネーブル出力EO）により、外部回路を必要とせずに8進数への拡張が可能です。データ入力と出力は、ローロジックレベルでアクティブになります。

AiP74HC/HCT148は、8本のデータラインを3ライン（4-2-1）のバイナリ（8進数）にエンコードします。カスケード回路（イネーブル入力EIとイネーブル出力EO）により、外部回路を必要とせずに8進数への拡張が可能です。データ入力と出力は、ローロジックレベルでアクティブになります。

AiP74HC/HCT151は、8つのバイナリ入力（I0～I7）、3つのセレクト入力（S0～S2）、および1つのイネーブル入力（E(—)）を備えた8ビットマルチプレクサです。8つのバイナリ入力のうち1つがセレクト入力によって選択され、相補出力（YおよびY(—)）に出力されます。E(—)がHIGHになると、出力YはLOW、出力Y(—)はHIGHになります。入力にはクランプダイオードも搭載されており、電流制限抵抗を使用してVCCを超える電圧と入力をインターフェースすることができます。

AiP74HC/HCT151は、8つのバイナリ入力（I0～I7）、3つのセレクト入力（S0～S2）、および1つのイネーブル入力（E(—)）を備えた8ビットマルチプレクサです。8つのバイナリ入力のうち1つがセレクト入力によって選択され、相補出力（YおよびY(—)）に出力されます。E(—)がHIGHになると、出力YはLOW、出力Y(—)はHIGHになります。入力にはクランプダイオードも搭載されており、電流制限抵抗を使用してVCCを超える電圧と入力をインターフェースすることができます。

AiP74HC/HCT153はデュアル4入力マルチプレクサです。このデバイスは、独立したイネーブル入力（nE(—)）と共通のデータ選択入力（S0およびS1）を備えています。各マルチプレクサの選択入力は、4つのバイナリ入力から1つを選択し、マルチプレクサ出力（nY）に出力します。E(—)がHIGHになると、対応するマルチプレクサ出力はLOWになります。入力にはクランプダイオードが内蔵されており、これにより、電流制限抵抗を使用して、VCCを超える電圧を入力に接続できます。

AiP74HC/HCT153はデュアル4入力マルチプレクサです。このデバイスは、独立したイネーブル入力（nE(—)）と共通のデータ選択入力（S0およびS1）を備えています。各マルチプレクサの選択入力は、4つのバイナリ入力から1つを選択し、マルチプレクサ出力（nY）に出力します。E(—)がHIGHになると、対応するマルチプレクサ出力はLOWになります。入力にはクランプダイオードが内蔵されており、これにより、電流制限抵抗を使用して、VCCを超える電圧を入力に接続できます。

AiP74HC/HCT154は4対16ラインデコーダ/デマルチプレクサです。

AiP74HC/HCT154は4対16ラインデコーダ/デマルチプレクサです。

AiP74HC/HCT156 は、デュアル 2 対 4 デコーダ/デマルチプレクサです。

AiP74HC/HCT156 は、デュアル 2 対 4 デコーダ/デマルチプレクサです。

AiP74HC/HCT160は、内部にルックアヘッドキャリーを備えた同期プリセット可能10進カウンタです。同期動作は、すべてのフリップフロップにクロック（CP）の立ち上がりエッジで同時にクロックを入力することで実現されます。カウンタの出力（Q0～Q3）は、HIGHまたはLOWにプリセットできます。パラレルイネーブル入力（PE(—)）をLOWにすると、カウント動作が無効になり、データ入力（D0～D3）のデータがクロックの立ち上がりエッジでカウンタにロードされます。プリセットは、カウントイネーブル入力（CEPおよびCET）のレベルに関係なく行われます。マスターリセット入力（MR(—)）をLOWにすると、入力ピンCP、PE(—)、CET、CEPのレベルに関係なく、Q0～Q3がLOWに設定されます（したがって、非同期クリア機能が提供されます）。ルックアヘッドキャリーにより、カウンタのシリアルカスケード接続が簡素化されます。カウントするには、CEPとCETの両方がHIGHである必要があります。 CET入力はフィードフォワードされ、ターミナルカウント出力（TC）をイネーブルにします。こうしてイネーブルされたTC出力は、Q0のHIGH出力とほぼ等しい持続時間のHIGH出力パルスを生成します。このパルスは、次のカスケード段をイネーブルするために使用できます。カスケード接続されたカウンタの最大クロック周波数は、CPからTCまでの伝播遅延とCEPからCPまでのセットアップ時間によって、以下の式で決定されます。fmax=1/(tP(max)(CPからTCまで)+tSU(CEPからCPまで))入力にはクランプダイオードが内蔵されています。これにより、電流制限抵抗を使用して、VCCを超える電圧を入力に接続することができます。

AiP74HC/HCT160は、内部にルックアヘッドキャリーを備えた同期プリセット可能10進カウンタです。同期動作は、すべてのフリップフロップにクロック（CP）の立ち上がりエッジで同時にクロックを入力することで実現されます。カウンタの出力（Q0～Q3）は、HIGHまたはLOWにプリセットできます。パラレルイネーブル入力（PE(—)）をLOWにすると、カウント動作が無効になり、データ入力（D0～D3）のデータがクロックの立ち上がりエッジでカウンタにロードされます。プリセットは、カウントイネーブル入力（CEPおよびCET）のレベルに関係なく行われます。マスターリセット入力（MR(—)）をLOWにすると、入力ピンCP、PE(—)、CET、CEPのレベルに関係なく、Q0～Q3がLOWに設定されます（したがって、非同期クリア機能が提供されます）。ルックアヘッドキャリーにより、カウンタのシリアルカスケード接続が簡素化されます。カウントするには、CEPとCETの両方がHIGHである必要があります。 CET入力はフィードフォワードされ、ターミナルカウント出力（TC）をイネーブルにします。こうしてイネーブルされたTC出力は、Q0のHIGH出力とほぼ等しい持続時間のHIGH出力パルスを生成します。このパルスは、次のカスケード段をイネーブルするために使用できます。カスケード接続されたカウンタの最大クロック周波数は、CPからTCまでの伝播遅延とCEPからCPまでのセットアップ時間によって、以下の式で決定されます。fmax=1/(tP(max)(CPからTCまで)+tSU(CEPからCPまで))入力にはクランプダイオードが内蔵されています。これにより、電流制限抵抗を使用して、VCCを超える電圧を入力に接続することができます。

AiP74HC/HCT161は、内部にルックアヘッドキャリーを備えた同期プリセット可能バイナリカウンタです。同期動作は、すべてのフリップフロップをクロック（CP）の立ち上がりエッジで同時にクロックすることにより実現されます。カウンタの出力（Q0～Q3）は、HIGHまたはLOWにプリセットできます。パラレルイネーブル入力（PE(—)）をLOWにすると、カウント動作が無効になり、データ入力（D0～D3）のデータがクロックの立ち上がりエッジでカウンタにロードされます。プリセットは、カウントイネーブル入力（CEPおよびCET）のレベルに関係なく行われます。マスターリセット入力（MR(—)）をLOWにすると、入力ピンCP、PE(—)、CET、CEPのレベルに関係なく、Q0～Q3がLOWに設定されます（したがって、非同期クリア機能が提供されます）。ルックアヘッドキャリーにより、カウンタのシリアルカスケード接続が簡素化されます。カウントするには、CEPとCETの両方がHIGHである必要があります。 CET入力はフィードフォワードされ、ターミナルカウント出力（TC）をイネーブルにします。こうしてイネーブルされたTC出力は、Q0のHIGH出力とほぼ等しい持続時間のHIGH出力パルスを生成します。このパルスは、次のカスケード段をイネーブルするために使用できます。カスケード接続されたカウンタの最大クロック周波数は、CPからTCまでの伝播遅延とCEPからCPまでのセットアップ時間によって、以下の式で決定されます。fmax=1/(tP(max)(CPからTCまで)+tSU(CEPからCPまで))入力にはクランプダイオードが内蔵されています。これにより、電流制限抵抗を使用して、VCCを超える電圧を入力に接続することができます。

AiP74HC/HCT161は、内部にルックアヘッドキャリーを備えた同期プリセット可能バイナリカウンタです。同期動作は、すべてのフリップフロップをクロック（CP）の立ち上がりエッジで同時にクロックすることにより実現されます。カウンタの出力（Q0～Q3）は、HIGHまたはLOWにプリセットできます。パラレルイネーブル入力（PE(—)）をLOWにすると、カウント動作が無効になり、データ入力（D0～D3）のデータがクロックの立ち上がりエッジでカウンタにロードされます。プリセットは、カウントイネーブル入力（CEPおよびCET）のレベルに関係なく行われます。マスターリセット入力（MR(—)）をLOWにすると、入力ピンCP、PE(—)、CET、CEPのレベルに関係なく、Q0～Q3がLOWに設定されます（したがって、非同期クリア機能が提供されます）。ルックアヘッドキャリーにより、カウンタのシリアルカスケード接続が簡素化されます。カウントするには、CEPとCETの両方がHIGHである必要があります。 CET入力はフィードフォワードされ、ターミナルカウント出力（TC）をイネーブルにします。こうしてイネーブルされたTC出力は、Q0のHIGH出力とほぼ等しい持続時間のHIGH出力パルスを生成します。このパルスは、次のカスケード段をイネーブルするために使用できます。カスケード接続されたカウンタの最大クロック周波数は、CPからTCまでの伝播遅延とCEPからCPまでのセットアップ時間によって、以下の式で決定されます。fmax=1/(tP(max)(CPからTCまで)+tSU(CEPからCPまで))入力にはクランプダイオードが内蔵されています。これにより、電流制限抵抗を使用して、VCCを超える電圧を入力に接続することができます。

AiP74HC/HCT163は、内部ルックヘッドキャリーを備えた同期プリセット可能バイナリカウンタです。同期動作は、すべてのフリップフロップにクロック（CP）の立ち上がりエッジで同時にクロックを供給することで実現されます。カウンタの出力（Q0～Q3）は、HIGHまたはLOWにプリセットできます。パラレルイネーブル入力（PE(—)）をLOWにすると、カウント動作が無効になります。これにより、データ入力（D0～D3）のデータがクロックの立ち上がりエッジでカウンタにロードされます。プリセットは、カウントイネーブル入力（CEPおよびCET）のレベルに関係なく実行されます。マスターリセット入力（MR(—)）をLOWにすると、クロック入力（CP）の次の立ち上がり遷移後にQ0～Q3がLOWに設定されます。この動作は、入力ピンPE(—)、CET、およびCEPのレベルに関係なく実行されます。この同期リセット機能により、設計者は1つの外付けNANDゲートだけで最大カウントを変更できます。ルックアヘッドキャリーは、カウンタの直列カスケード接続を簡素化します。カウントするには、CEPとCETの両方がHIGHである必要があります。CET入力はフィードフォワードされ、ターミナルカウント出力（TC）をイネーブルにします。こうしてイネーブルされたTC出力は、Q0のHIGH出力とほぼ等しい持続時間のHIGH出力パルスを生成します。このパルスは、次のカスケード段をイネーブルするために使用できます。入力にはクランプダイオードが内蔵されています。これにより、電流制限抵抗を使用して、VCCを超える電圧を入力に接続できます。CP から TC への伝播遅延と CEP から CP へのセットアップ時間により、次の式に従ってカスケード接続されたカウンタの最大クロック周波数が決まります。fmax=1/(tP(max)(CPからTCまで)+tSU(CEPからCPまで))

AiP74HC/HCT163は、内部ルックヘッドキャリーを備えた同期プリセット可能バイナリカウンタです。同期動作は、すべてのフリップフロップにクロック（CP）の立ち上がりエッジで同時にクロックを供給することで実現されます。カウンタの出力（Q0～Q3）は、HIGHまたはLOWにプリセットできます。パラレルイネーブル入力（PE(—)）をLOWにすると、カウント動作が無効になります。これにより、データ入力（D0～D3）のデータがクロックの立ち上がりエッジでカウンタにロードされます。プリセットは、カウントイネーブル入力（CEPおよびCET）のレベルに関係なく実行されます。マスターリセット入力（MR(—)）をLOWにすると、クロック入力（CP）の次の立ち上がり遷移後にQ0～Q3がLOWに設定されます。この動作は、入力ピンPE(—)、CET、およびCEPのレベルに関係なく実行されます。この同期リセット機能により、設計者は1つの外付けNANDゲートだけで最大カウントを変更できます。ルックアヘッドキャリーは、カウンタの直列カスケード接続を簡素化します。カウントするには、CEPとCETの両方がHIGHである必要があります。CET入力はフィードフォワードされ、ターミナルカウント出力（TC）をイネーブルにします。こうしてイネーブルされたTC出力は、Q0のHIGH出力とほぼ等しい持続時間のHIGH出力パルスを生成します。このパルスは、次のカスケード段をイネーブルするために使用できます。入力にはクランプダイオードが内蔵されています。これにより、電流制限抵抗を使用して、VCCを超える電圧を入力に接続できます。CP から TC への伝播遅延と CEP から CP へのセットアップ時間により、次の式に従ってカスケード接続されたカウンタの最大クロック周波数が決まります。fmax=1/(tP(max)(CPからTCまで)+tSU(CEPからCPまで))

AiP74HC/HCT165は、8ビットのシリアルまたはパラレル入力/シリアル出力シフトレジスタです。このデバイスは、シリアルデータ入力（DS）、8つのパラレルデータ入力（D0～D7）、および2つの相補シリアル出力（Q7およびQ(—)7）を備えています。パラレルロード入力（PL(—)）がLOWの場合、D0～D7のデータはシフトレジスタに非同期的にロードされます。PL(—)がHIGHの場合、データはDSからシリアルにレジスタに入力されます。クロックイネーブル入力（CE(—)）がLOWの場合、CP入力のLOWからHIGHへの遷移時にデータがシフトされます。CE(—)がHIGHの場合、CP入力は無効になります。入力は15Vまでの過電圧耐性を備えています。これにより、このデバイスはHIGHからLOWへのレベルシフトアプリケーションで使用できます。

AiP74HC/HCT165は、8ビットのシリアルまたはパラレル入力/シリアル出力シフトレジスタです。このデバイスは、シリアルデータ入力（DS）、8つのパラレルデータ入力（D0～D7）、および2つの相補シリアル出力（Q7およびQ(—)7）を備えています。パラレルロード入力（PL(—)）がLOWの場合、D0～D7のデータはシフトレジスタに非同期的にロードされます。PL(—)がHIGHの場合、データはDSからシリアルにレジスタに入力されます。クロックイネーブル入力（CE(—)）がLOWの場合、CP入力のLOWからHIGHへの遷移時にデータがシフトされます。CE(—)がHIGHの場合、CP入力は無効になります。入力は15Vまでの過電圧耐性を備えています。これにより、このデバイスはHIGHからLOWへのレベルシフトアプリケーションで使用できます。

AiP74HC/HCT173は、4つのポジティブエッジトリガD型フリップフロップです。入力にはクランプダイオードが内蔵されており、電流制限抵抗を使用してVCCを超える電圧を入力に供給できます。

AiP74HC/HCT173は、4つのポジティブエッジトリガD型フリップフロップです。入力にはクランプダイオードが内蔵されており、電流制限抵抗を使用してVCCを超える電圧を入力に供給できます。

AiP74HC/HCT174 は、個別のデータ入力 (Dn) と出力 (Qn) を備えた 16 進の正エッジ トリガー D タイプ フリップフロップです。

AiP74HC/HCT174 は、個別のデータ入力 (Dn) と出力 (Qn) を備えた 16 進の正エッジ トリガー D タイプ フリップフロップです。

AiP74HC/HCT175 は、個別のデータ入力 (Dn) と補完出力 (Qn および ) を備えた 4 つのポジティブエッジ トリガー D タイプ フリップフロップです。

AiP74HC/HCT175 は、個別のデータ入力 (Dn) と補完出力 (Qn および ) を備えた 4 つのポジティブエッジ トリガー D タイプ フリップフロップです。

AiP74HC/HCT190は、非同期でプリセット可能なアップ/ダウンBCD10進カウンタです。4つの内部ゲートおよびステアリング ロジックを備えたマスター/スレーブ フリップフロップにより、非同期プリセットと同期カウントアップおよびカウントダウン操作を実現します。

AiP74HC/HCT190は、非同期でプリセット可能なアップ/ダウンBCD10進カウンタです。4つの内部ゲートおよびステアリング ロジックを備えたマスター/スレーブ フリップフロップにより、非同期プリセットと同期カウントアップおよびカウントダウン操作を実現します。

AiP74HC/HCT191は、非同期プリセット可能な4ビットバイナリアップ/ダウンカウンタです。内部にゲートおよびステアリングロジックを備えた4つのマスター/スレーブフリップフロップを搭載し、非同期プリセットと同期カウントアップ/カウントダウン動作を提供します。

AiP74HC/HCT191は、非同期プリセット可能な4ビットバイナリアップ/ダウンカウンタです。内部にゲートおよびステアリングロジックを備えた4つのマスター/スレーブフリップフロップを搭載し、非同期プリセットと同期カウントアップ/カウントダウン動作を提供します。

AiP74HC/HCT192は同期式BCDアップ/ダウンカウンタです。CPUとCPDという独立したアップ/ダウンクロックにより、操作が簡素化されます。出力は、いずれかのクロック入力のLOWからHIGHへの遷移に同期して状態が変化します。CPDがHIGHの状態でCPUクロックにパルスを入力すると、デバイスはカウントアップします。CPUがHIGHの状態でCPDクロックにパルスを入力すると、デバイスはカウントダウンします。予測可能な動作を保証するために、HIGHに保持できるクロック入力は1つだけです。デバイスは、非同期マスターリセット入力（MR）によっていつでもクリアできます。また、非同期パラレルロード入力（PL(—)）をアクティブにすることで、パラレルロードも可能です。

AiP74HC/HCT192は同期式BCDアップ/ダウンカウンタです。CPUとCPDという独立したアップ/ダウンクロックにより、操作が簡素化されます。出力は、いずれかのクロック入力のLOWからHIGHへの遷移に同期して状態が変化します。CPDがHIGHの状態でCPUクロックにパルスを入力すると、デバイスはカウントアップします。CPUがHIGHの状態でCPDクロックにパルスを入力すると、デバイスはカウントダウンします。予測可能な動作を保証するために、HIGHに保持できるクロック入力は1つだけです。デバイスは、非同期マスターリセット入力（MR）によっていつでもクリアできます。また、非同期パラレルロード入力（PL(—)）をアクティブにすることで、パラレルロードも可能です。

AiP74HC/HCT193は、4ビット同期バイナリアップ/ダウンカウンタです。CPUクロックとCPDクロックという独立したアップ/ダウンクロックにより、動作が簡素化されます。出力は、いずれかのクロック入力のLOWからHIGHへの遷移に同期して変化します。CPDがHIGHの状態でCPUクロックにパルスを入力すると、デバイスはカウントアップします。CPUがHIGHの状態でCPDクロックにパルスを入力すると、デバイスはカウントダウンします。

AiP74HC/HCT193は、4ビット同期バイナリアップ/ダウンカウンタです。CPUクロックとCPDクロックという独立したアップ/ダウンクロックにより、動作が簡素化されます。出力は、いずれかのクロック入力のLOWからHIGHへの遷移に同期して変化します。CPDがHIGHの状態でCPUクロックにパルスを入力すると、デバイスはカウントアップします。CPUがHIGHの状態でCPDクロックにパルスを入力すると、デバイスはカウントダウンします。

The AiP74HC/HCT194 is a 4-bit bidirectional universal shift register.